ナビゲーションをスキップする。

研究チームの研究成果

ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化

研究代表者

高田 広章

(名古屋大学大学院情報科学研究科 教授)

平成17年度研究報告

1.研究実施の概要

図  情報家電や情報携帯端末などの組込みシステムを対象として、ソフトウェアとハードウェアの協調により、サービス品質(性能、計算精度、信頼性など)を保証しつつ、消費エネルギーを最小限にするための最適化技術を開発する。メモリアーキテクチャとコンパイラの協調や、低消費エネルギースケジューリング機構を持つマルチプロセッサリアルタイムOSなどにより、消費エネルギーを100分の1に低減することを目標とする。
  本研究は、シングルチップに複数のCPUコアを搭載したチップマルチプロセッサ(以下、CMP)を対象としている。CMPは、ハイエンドシステムだけでなく、低電力システム向けのプロセッサとしても注目されている。その理由は、プログラムを複数のコア上で並列に動作させることにより、各CPUの動作速度と動作電圧を低く設定でき、要求性能を満たしつつ消費エネルギーを削減できるためである。しかし、CMPの低消費電力化技術の多くはハードウェア主導で構築されており、必ずしもRTOSやアプリケーションプログラムからの電力管理に適していない。また、CMPの電力管理はシングルコアのプロセッサと比較して格段に複雑になるため、現状では有効な電力管理技術が存在しない。そこで、申請者らは以下に挙げる5項目を目標に研究を進めている。

1. 見積もりツールおよびリアルタイムOS向け見積もりモデルの開発
2. 低消費エネルギー化リアルタイムOSの開発
3. 低消費エネルギー化コンパイラの開発
4. 低消費エネルギー化ハードウェアの開発とそのチップ試作
5. ターゲットアプリケーションの解析と評価環境の構築

  平成17年度は、見積もりツール、リアルタイムOS、コンパイラについて検討を行い、また、ターゲットアプリケーションの解析と評価環境の構築に着手した。

このページのトップへ戻る

2.研究実施内容

  本研究は以下の2つのテーマからなり、後者はさらに2つのサブテーマからなる。

テーマ1:消費エネルギーとQoSに関する理論の構築
  電源電圧、閾値電圧、並列度、冗長度、通信の符号化方式などを変更した際のQoS(信頼性、計算精度、性能)と消費エネルギーの相互関係を理論的に解明する。

テーマ2:低消費エネルギー化設計技術の開発
  テーマ1の理論に基づき、組込みシステムの消費エネルギーを最小化する技術を開発する。右の図に示すように、開発する設計技術は、アプリケーションが与えられたとき、要求されるQoSを満たし、かつ、消費エネルギーを最小化する。テーマ2は、

・消費エネルギーとQoSの見積り技術
・設計最適化技術

の2つのサブテーマからなる。

  上記の両テーマとも、ソフトウェア、アーキテクチャ、および、回路設計といった複数の設計階層を統合的・体系的に扱う。各設計階層は以下の設計技術を含む。

ソフトウェア
  ・リアルタイムOS
  ・コンパイラ

アーキテクチャ

回路設計
  ・設計支援
  ・HWアルゴリズム

  本年度は、まず各々の設計階層について、先述の2つのテーマ

テーマ1:
消費エネルギーとQoSに関する理論の構築
テーマ2:低消費エネルギー化設計技術の開発
              ・消費エネルギーとQoSの見積り技術
              ・設計最適化技術

の基礎検討を行った。詳細を以下に示す。

図●名古屋大学グループ
  名古屋大学グループでは、平成17年度は、主としてソフトウェアによる低消費エネルギー化について、理論および設計技術の検討を行った。まず、シングルプロセッサ組込みシステムを対象として、九州大学グループと共同で、既存技術の調査と整理を行った。電力モデリング技術、コンパイラ最適化技術、アプリケーション設計技術、RTOSによる電力管理技術の4つの観点から調査・整理した。これらの結果は、組込みソフトウェアシンポジウム2005において、チュートリアル講演という形で公表した。また、プロセッサの消費電力の大部分はキャッシュメモリで消費されることに着目し、アーキテクチャとコンパイラ最適化技術を協調させることにより、キャッシュの消費電力を最小化する手法を提案し、評価した。ウェイ予測というアーキテクチャ技術とプログラムの配置を最適化するコンパイラ技術を組み合わせることにより、ウェイ予測もコンパイラ最適化も行わない場合と比較して、平均20%程度の低消費電力化を達成した。本研究の成果は国内の研究会で発表した。

図

図 ●九州大学グループ
  九州大学グループでは組込みソフトウェア開発者が使いやすい消費エネルギー評価環境の構築を目標として、組込みプロセッサの消費エネルギーモデル(近似式)を自動生成するツールを開発する。消費エネルギーは命令セットシミュレータから容易に抽出できるパラメータのみで近似する。平成17年度は、東京大学VDECから提供されている2種類の組込みプロセッサを題材として、プロセッサの消費エネルギー特性を自動でキャラクタライズ(近似式を生成)する技術の基礎検討を行った。研究成果の一部は国内の研究会で発表した。

●東芝グループ
  低消費エネルギー技術に関する社内関係部門のヒアリング、及び市場調査を行い、以下の知見を得ることができた。

1. 低消費エネルギーのニーズには、一定のトレンドがある。
2. 低消費エネルギー化技術は、現状では殆ど個別最適化の積み重ねで対応されている。

  次ページ上図に示す通り、低消費エネルギー化へのニーズはハイプカーブ上にプロットすることができる。また個別製品の進化のトレンドを分析してみると、次ページ下図に示すような流れがあることも考えられる。

図

このページのトップへ戻る

3.研究実施体制

1. 「名古屋大学」グループ

(1) 研究分担グループ長:高田 広章(名古屋大学、教授)
(2) 研究項目

  • 低消費電力化リアルタイムOSの検討
  • 低消費電力化コンパイラの検討
  • 低消費エネルギー化ハードウェアアルゴリズムの検討

2. 九州大学グループ

(1) 研究分担グループ長:石原 亨(九州大学、助教授)
(2) 研究項目

  • 見積もりツールの開発
  • RTOS向け見積もりモデルの開発
  • 低消費エネルギー化ハードウェアの開発

3. 東芝グループ

(1) 研究分担グループ長:深谷 哲司(東芝、参事)
(2) 研究項目

  • 低消費エネルギー要件の解析と評価軸の定義
  • エネルギー評価環境構築準備

このページのトップへ戻る