

日本—台湾研究交流「AI システム構成に資するナノエレクトロニクス技術」 2022 年度 年次報告書	
<b>研究課題名（和文）</b>	神経模倣コンピュータ応用に向けた超低消費電力二次元材料不揮発性メモリの創出
<b>研究課題名（英文）</b>	2D materials-based ultralow-power consumption nonvolatile memory for neuromorphic computing applications
<b>日本側研究代表者氏名</b>	山本 真人
<b>所属・役職</b>	関西大学・准教授
<b>研究期間</b>	2022 年 4 月 1 日 ～ 2025 年 3 月 31 日

1. 日本側の研究実施体制

氏名	所属機関・部局・役職	役割
山本 真人	関西大学・システム理工学部・准教授	二次元材料電荷トラップメモリの作製と評価
中払 周	東京工科大学・工学部・教授	二次元材料への欠陥導入とファンデルワールス積層化
岩崎 拓哉	物質・材料研究機構・ナノアーキテクトニクス材料研究センター・独立研究者	二次元材料への欠陥導入とファンデルワールス積層化
若山 裕	物質・材料研究機構・ナノアーキテクトニクス材料研究センター・グループリーダー	二次元材料への欠陥導入とファンデルワールス積層化
上野 啓司	埼玉大学・大学院理工学研究科・教授	遷移金属ダイカルコゲナイド単結晶のバルク合成
LIM, Hong En	埼玉大学・大学院理工学研究科・助教	遷移金属ダイカルコゲナイド単結晶のバルク合成
小田 太一	関西大学・理工学研究科・M1	二次元材料電荷トラップメモリの作製と評価
櫛原 快児	関西大学・理工学研究科・M1	二次元材料電荷トラップメモリの作製と評価

野村 尚哉	関西大学・理工学研究科・M1	二次元材料電荷トラップメモリの作製と評価
-------	----------------	----------------------

## 2. 日本側研究チームの研究目標及び計画概要

2022 年度は、神経模倣コンピュータ応用に資する高性能二次元材料電荷トラップメモリの作製を試みる。具体的には、ヘリウムイオン顕微鏡によって欠陥導入された二次元六方晶窒化ホウ素(hBN)を電荷トラップとして利用し、それを二次元半導体とファンデルワールス積層させることで電荷トラップメモリを作製する。また、二次元半導体の層数制御酸化によって得られた表面酸化膜を電荷トラップとする電荷トラップメモリの作製も試みる。そして、作製した二次元材料電荷トラップメモリについてオン・オフ間の書込/消去時間:~10  $\mu$ s、繰り返し耐性: >10<sup>5</sup>回、保持率:>80%/10 years の高性能動作の実現を目指す。

## 3. 日本側研究チームの実施概要

2022 年度は、人工ニューラルネットワークをエミュレート可能なクロスバーアレイへの応用展開を目指し、2 種類の二次元半導体電荷トラップメモリを作製し性能評価を行った。以下に、それぞれの電荷トラップメモリの作製プロセスと得られた性能について述べる。

### (1)欠陥導入六方晶窒化ホウ素をトラップ層とする電荷トラップメモリ

2022 年度はまず、欠陥導入した六方晶窒化ホウ素(hBN)を電荷トラップとする二次元半導体電荷トラップメモリの作製を試みた。hBN への欠陥導入は、ヘリウムイオン顕微鏡を用いて行った。そして、欠陥導入した hBN に二次元半導体である MoS<sub>2</sub> 原子層を転写することで電界効果トランジスタ(FET)構造を完成させた。作製した FET は、n 型動作し 10<sup>5</sup> を超えるオン・オフ比を有した。また、欠陥導入 hBN 上 MoS<sub>2</sub> FET はゲート電圧印加に対して顕著なヒステリシスを示し、さらにヒステリシス幅がゲート電圧の最大値に応じて単調に増加することが分かった。この結果は、欠陥導入 hBN 上 MoS<sub>2</sub> FET が神経模倣コンピュータ応用には必要不可欠な多値電荷トラップメモリとして機能することを示唆するものである。

### (2)二次元半導体表面酸化膜をトラップ層とする電荷トラップメモリ

2022 年度はさらに、二次元半導体である WSe<sub>2</sub> 原子層を FET チャネル、WSe<sub>2</sub> の表面酸化膜(WO<sub>x</sub>)を電荷トラップ層、厚さ数 10 nm の hBN をトップゲート絶縁体とする電荷トラップメモリの作製を試みた。作製した WO<sub>x</sub>/WSe<sub>2</sub> FET はトップゲート電圧印加に対して p 型動作を示し、またヒステリシス特性を有することが分かった。さらに、WO<sub>x</sub>/WSe<sub>2</sub> FET はヒステリシス幅がトップゲート電圧の最大値に対して単調に増加し、多値メモリ動作することが分かった。そこでトップゲートにパルス電圧を連続的に印加したところ、パルス数とパルス電圧の極性に応じてドレイン電流が連続的に増加・減少することが明らかになった。この結果は、WO<sub>x</sub>/WSe<sub>2</sub> FET のシナプスデバイスとしての応用可能性を期待させるものである。