さきがけ 研究者

研究課題名

SiC-MOSFETの抵抗損失低減のための界面制御技術

プロフィール

喜多 浩之
喜多 浩之
Koji Kita

2001年 東京大学大学院工学系研究科化学システム工学専攻博士課程修了、工学博士。同年 東京大学大学院工学系研究科マテリアル工学専攻 助手。2007年 同専攻 講師、2010年より同専攻 准教授。現在は主にCMOSデバイス応用へ向けた高誘電率ゲート絶縁膜物性制御と界面制御、次世代Geトランジスタのための要素技術等、電子デバイスのための材料とプロセス開発に関する研究を行っている。趣味は楽器演奏(サックス)とジャズ鑑賞、天気のよい休日の自転車(街乗り)。

  • ※プロフィールは、終了時点のものです。

研究内容紹介

パワーデバイスの素子性能の向上は、家庭電器から電気自動車・変電設備に至るまで、電力の利用効率を大きく向上させる技術です。SiCは、理論的にはSiよりもはるかにオン抵抗の小さな素子が実現可能になると期待されます。近年、単結晶成長技術が進展し、いよいよ本格的なパワーデバイス応用が開始されています。しかしながら、どんな電子デバイスであっても、その特性の向上には、単に優れた物性を持つ材料の適用だけでなく、優れた固相界面の形成が不可欠です。つまり実際にSiCで素子性能を引き出すためには、SiC用の優れたデバイスプロセス技術を確立するという課題があります。SiCの固相界面に対して適用されてきた従来のプロセスの殆どは、Siデバイスプロセスを模倣したものですが多くの問題を抱えています。これはSiとSiCとでは界面反応には大きな違いがあり、単にプロセス温度や時間を変えるだけでは整合しない点が多くあるからです。本研究では単にSiプロセスの延長線上ではない、SiCのための新しいデバイスプロセスを構築することを目指します。特にスイッチング素子として期待されるMOSFETでは、ゲート絶縁膜とSiCでつくる界面の高品質化が大きな課題となっています。界面に形成される多量の欠陥準位はチャネル中のキャリアの散乱因子となり移動度を低下させます。そこで本研究の第一のターゲットは、この界面反応を緻密に制御したMOS形成プロセスを提案し、界面の高品質化と共にキャリア移動度の向上を実証することです。SiCで通常行われている熱酸化プロセスでは、SiO2をつくると同時に余剰なCの析出や混入を伴うなどの本質的な問題があります。本研究では、SiC表面の酸化を抑えながら、SiCとの反応性を考慮した堆積絶縁膜と構造緩和した界面を形成する、というコンセプトで新しいプロセスの設計に挑戦します。一方、SiC素子のオン抵抗のさらなる低減のためにはSiCへのコンタクト抵抗を低下させる技術も重要です。そこでSiCと金属の界面の電子構造制御が必要となりますが、ここでは意図的な界面反応の促進が重要な役割を持ちます。これは、界面近傍で双極子が形成されるほか、界面反応に伴う高密度な界面欠陥準位がショットキー障壁を無効化する効果もあるからです。そこで金属とSiCの反応過程を把握しつつ、その意図的な制御を目指します。本研究ではこれらの検討に基づくプロセスによってMOSFETを作製し、絶縁膜/SiC及び金属/SiCの界面制御の効果をデバイス特性の向上によって実証します。

ページの先頭へ