超高信頼性VLSIシステムのための ディペンダブルメモリ技術

平成23年3月7日

神戸大学大学院システム情報学研究科 吉本 雅彦 永田 真 川口 博 ルネサスエレクトロニクス 新居 浩二 日立製作所中央研究所 於保 茂

SRAMにおけるオンチップ電源ノイズ(1/2)



研究成果の一部を集積回路研究会(ICD)にて報告



QoBメモリと高信頼性キャッシュへの応用(1/2)



QoBメモリと高信頼性キャッシュへの応用(2/2)

Vminおよび 電力の 比較

65nmプロセスによるレイアウト





6T SRAM, word-disable(Intel '08) と比較して大きく低動作電圧化が可能。 4MB, 0.5Vでの動作が可能。 Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, and Masahiko Yoshimoto, "0.5-V Operation Variation-Aware Word-Enhancing Cache Architecture Using 7T/14T hybrid SRAM," ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED), pp.219-224, Austin, TX, US, Aug. 2010.

細粒度アシストによる電圧制御SRAM (1/2)

・90nmプロセスにて128kb SRAMモジュールを設計
・細粒度制御可能なリード及びライトのアシスト回路を付加 リードは32行単位、ライトは32列単位で電位を4段階制御 ワード線(WL)降下によるSNM改善(リード)、セル電源線 降下によるライトマージンの改善を図る
・面積オーバーヘッドは3%以下





リードアシスト回路



細粒度アシストによる電圧制御SRAM (2/2)



実測結果

Koji Nii (Renesas Electronics), "Dependable SRAM with Enhanced Read-/Write-Margins by Fine-Grained Assist Bias Control for Low-Voltage Operation," IEEE International SOC Conference, Las Vegas, Nevada, USA, Sep. 29, 2010

Virtualizationを用いたディペンダブルメモリの システムレベル検証(1/2)

◆CPUモデルベースのハードウェア/ソフトウェア協調シミュレーション (Virtualization)による、故障注入技術を組み込んだ検証環境を構築



ECU: Electronic Control Unit (電子制御ユニット)

全体構成図

Virtualizationを用いたディペンダブルメモリの システムレベル検証(2/2)

エンジン制御システムにおける異常終了率(%)

	従ろ	来6	Tを	搭載	した	シン	ステ	ム	QoBを搭載したシステム								
		50	<u>,</u> 25	動作 0	温度 。	(°C) %	~20	150			50	<u> </u>	動作 	温度	(°C) %	120	150
動作電圧 (V)	0.5	100	100	100	100	100	100	99.9	動作電圧 (V)	0.4	99.9	100	99.8	100	100	100	100
	0.55	97.7	97.7	98.3	98.6	99.9	99.4	98.1		0.45	85.5	97.0	99.3	100	100	100	100
	0.6	49.8	52.2	57.2	68.9	81.1	92.3	97.2		0.5	13.3	28.4	49.6	78.5	94.9	99.0	99.7
	0.65	7.2	10.2	11.3	13.2	22.6	37.8	58.0		0.55	0.8	1.6	4.5	11.2	25.7	47.5	72.8
	0.7	0.3	0.6	1.0	1.0	1.8	6.7	13.0		0.6	0	0.6	0.3	1.1	1.1	4.2	11.3
	0.75	0	0	0	0	0	0.1	0.5		0.65	0	0	0	0	0.4	0.3	1.2
	0.8	0	0	0	0	0	0	0		0.7	0	0	0	0	0	0	0

・1050 仮想チップ(不良アドレスを乱数で生成)について評価
 ・10年の経年劣化を想定 (∠Vth,pmos = 24mV)

[・]伊藤ら、"非実機環境上での故障注入技術による車載システムレベル信頼性評価技術"、デザインガイア2010-∨LSI設計の新しい大地-、九州大学、2010/12/1 ・中田ら, "システムレベル故障注入技術を用いたディペンダブルプロセッサアーキテクチャの評価・検証," 電子情報通信学会技術研究報告, vol. 110, no. 317, VLD2010-74, DC2010-41, pp. 125-130, 2010年11月.